IBM、超小型チップ向け「集合住宅」デザインのブレークスルーを発表
IBMは、トランジスタを水平ではなく垂直に積み重ねる「VTFET（垂直転送電界効果トランジスタ）」技術で新たなブレークスルーを達成した。この「集合住宅」のような設計により、従来の水平配置より大幅に省スペース化が可能となり、半導体の微細化競争において次世代の高性能・低消費電力チップ実現への道を開くものと期待されている。
背景メモ
- IBMが発表した「VTFET（垂直型トランジスタ）」技術は、従来の平面的な配置からトランジスタを垂直に積み重ねる「高層ビル型（記事では"マンション型"）」構造に変えるもの。これにより、1平方ミリメートルあたり約500億個のトランジスタを集積できる可能性がある。
- ムーアの法則（集積回路上のトランジスタ数が約2年で倍になる）の限界が叫ばれる中、IBMはさらなる微細化の道筋を示した。ただし、今回の発表は基礎研究（R&D）レベルであり、直ちに量産製品に反映されるわけではない。
- 大手半導体ファウンドリー（受託製造）企業であるTSMCやサムスン、Intelも同様の垂直構造や裏面電源配線など、トランジスタ密度を飛躍的に高める技術を競って開発している。
- 背景として、米中半導体摩擦や各国の半導体自給策（日本ではRapidusなど）が活発化。IBMは基礎研究と設計・特許で存在感を示し、実際の量産は提携先に委ねるビジネスモデルを取る。