Show HN: Naja-scope – 让AI代理通过MCP探索SystemVerilog网表
Naja-scope 是一个开源工具，通过模型上下文协议（MCP）让AI代理能够探索和分析SystemVerilog网表（netlists）。它支持生成电路图的ASCII表示、搜索特定模块或信号、追踪扇入/扇出逻辑路径，并能深入查看网表层次结构。该项目旨在将大型语言模型与硬件设计工作流相连接，为数字电路调试、理解与逆向工程提供智能辅助。
背景速读
- naja-scope 是一个开源工具，它通过 MCP（模型上下文协议）让 AI 智能体（如 Claude、Cursor、Copilot 等）直接探索 SystemVerilog 网表。开发者在 GitHub 上将其发布为 "Show HN" 项目。
- SystemVerilog 是硬件描述语言，用于设计 FPGA（现场可编程门阵列）和 ASIC（专用集成电路）；"网表"是综合工具从 RTL 代码生成的底层电路连接图，规模可能很大且难以手动追踪。
- MCP（Model Context Protocol）是 Anthropic 提出的一种开放协议，让 AI 模型能安全地访问外部工具和数据源——你可以把它理解成 AI 的 "USB 接口"，让模型能 "接入" 真实世界的软件工具。
- 过去，调试网表需要工程师手动检查文本文件或用专用 GUI 工具。naja-scope 能让 AI 直接 "读懂" 网表结构并回答问题，相当于给硬件工程师配备了一个能理解电路连接的 AI 助手，而不必在庞大的网表文件中手工搜索。