#semiconductors

電子部品を実際に使ったエンジニアやホビイストが、その性能や使い勝手をレビューできるコミュニティサイト。カタログスペックだけではわからない実使用上の注意点や代替部品の提案などを共有し、部品選定の失敗を減らすことを目指している。

IEEE Spectrumによると、新しい「巻かれたシリコン」技術を用いた3Dチップが開発され、従来の平面的な回路設計を大幅に小型化できる可能性がある。このアプローチではシリコン膜を丸めて積層構造を形成し、より高密度な集積回路を実現する。研究チームはこの技術がムーアの法則の限界を押し広げ、次世代エレクトロニクスの小型化と性能向上に貢献すると期待している。

中国の通信機器大手ファーウェイは、従来のトランジスタ微細化ではなく処理速度の向上に重点を置くことで、米国の半導体輸出規制を回避しようとしている。同社はチップ設計のアーキテクチャ変更やパッケージ技術の革新により、既存の製造プロセスでも性能を引き上げる戦略を模索している。

The European Union is seeking emergency powers that would allow it to take control of semiconductor supplies during a crisis, mirroring similar moves by the US and China. The proposed "Crisis Toolbox" would enable the EU to compel companies to share information and prioritise orders, as part of broader efforts to reduce dependence on Asian chipmakers and strengthen Europe's technological sovereignty.

半導体メモリーメーカーのMicronが、AI向けメモリー需要の急増を背景に時価総額1兆ドルを突破した。HBM（高帯域幅メモリー）などのAI半導体向け製品が成長を牽引し、投資家の期待が株価を押し上げている。

フランスのAIスタートアップMistralは、AIデータセンター向けに自社設計の半導体チップ開発を模索している。共同創業者のArthur Mensch氏が明らかにしたもので、同社はAIモデルの効率性向上とコスト削減を目指し、独自チップ設計の可能性を探っている。

Nvidiaは台湾でのAIインフラ整備に年間1500億ドル（約22.5兆円）を投じる計画で、これは同社の年間総投資額5000億ドルの一部を占める。台湾は半導体製造の中核拠点として、NvidiaのAI戦略において重要な役割を担っている。

A new type of transistor called the "memory-preserving transistor" could bypass the Boltzmann limit, a fundamental constraint on chip energy efficiency. By using negative capacitance in ferroelectric materials, these transistors switch with less than 60 millivolts per decade of current, overcoming a traditional physical barrier. This breakthrough could lead to far more energy-efficient processors and extend Moore's Law.

半導体業界のグローバルサプライチェーンは、原材料の採掘から設計、製造、パッケージング、出荷に至るまで、数多くの国や企業が関与する極めて複雑なネットワークで構成されている。この動画では、1つの半導体チップが完成するまでに経由する数々の工程と国境を超えた協業の仕組みを解説し、その驚異的な分業体制と脆弱性を浮き彫りにする。

フランスのAIスタートアップMistralのCEO、Arthur Mensch氏が、自社でAIデータセンター向けチップの設計を検討していると明らかにした。同社は現在、英Graphcore社のIPを活用したカスタムチップを調達しているが、長期的には独自設計も視野に入れている。AIインフラの垂直統合を進める大手との競争が背景にある。

DARE（Digital Autonomy with RISC-V in Europe）は、欧州連合（EU）の支援を受けるプロジェクトであり、欧州のデジタル主権を強化するためにRISC-Vアーキテクチャを活用したプロセッサ・エコシステムの構築を目指しています。本プロジェクトは、オープンソースの命令セットアーキテクチャ（ISA）であるRISC-Vを基盤に、高性能コンピューティングや組み込みシステム向けの革新的な半導体ソリューションを欧州で開発します。

NvidiaのCEOは、台湾がAI革命の震源地であると述べ、同社が台湾で年間1500億ドルを投資する計画を明らかにした。台湾の半導体サプライチェーンの重要性を強調し、世界的なAI需要の高まりに対応するための大規模投資の意向を示した。

SK Hynix's market capitalization surpassed $1 trillion, making it the third memory chipmaker to reach this milestone after Samsung Electronics and Micron Technology, driven by surging demand for AI memory chips such as HBM (high-bandwidth memory).

アイダホ州に本拠を置く半導体メーカーが、わずか48日間で時価総額を約1兆ドルに倍増させた。急成長の背景にはAI向け半導体需要の高まりと市場の期待がある。同社の株価上昇はハイテク業界全体に波及し、投資家の間で新たな注目を集めている。

中国のHuaweiは、米国の制裁に対抗するため、新たなチップ設計の突破を発表した。同社は自社開発の技術により、半導体分野での競争力を維持し、制裁下でも高度なプロセッサの開発が可能であると主張している。

中国メモリメーカーの生産過剰により、DRAMおよびSSDの価格が大幅に下落する可能性があります。特に中国企業によるフラッシュメモリとDRAMの大量供給が市場に影響を与え、消費者にとってはストレージやメモリ製品の購入に有利な状況が生まれつつあります。

Huawei is developing a novel chip technology called "LogicFolding" that aims to narrow the technological gap with leading chipmakers despite ongoing US sanctions. The approach involves innovative chip design and manufacturing techniques to enhance performance and efficiency, potentially allowing Huawei to remain competitive in the semiconductor space. This development highlights the company's determination to overcome restrictions through indigenous innovation.

ファーウェイは、2031年までに1.4nm相当のトランジスタ密度を実現するプロセス技術を開発すると発表した。中国の半導体製造能力の強化を目指す同社のロードマップの一環であり、既存の微細化リーダーとの技術格差を縮める野心的な目標となっている。

Huawei has proposed a new "Tau Scaling Law" for semiconductors at the IEEE ISCAS conference, aiming to replace traditional geometric scaling. This approach is designed to address physical limitations of current chip manufacturing and enable continued performance improvements through a new scaling framework.

本稿は、米国による対中半導体輸出規制を「戦略」ではなく「カウントダウン」と位置づけ、時間稼ぎに過ぎないと批判する。規制によって中国の技術的自立が加速し、長期的には米国の半導体産業の競争力を損なうリスクを指摘する。

大手テクノロジー企業が自社製品向けにカスタム半導体（シリコン）を設計・調達する理由と、その市場の実態を解説。Apple、Google、Amazonなどが汎用チップではなく専用設計を選ぶ背景や、コスト・性能・電力効率のトレードオフについて掘り下げる。

IBMが量子コンピューティング向けに、純粋な量子チップ製造に特化した初のファウンドリをスピンオフした。この動きは、米国CHIPS法による20億ドルの投資を受け、300mmウェハー上での超伝導シリコン量子プロセッサの量産を目指すもの。量子技術の商業化とサプライチェーン確立に向けた重要な一歩と位置づけられる。

Bolt Graphics has unveiled its Zeus GPU, a new graphics card designed to compete directly with Nvidia's high-end offerings. The card focuses on pushing the boundaries of graphics performance and visual fidelity, targeting demanding applications such as gaming, professional visualization, and scientific computing. By prioritizing cutting-edge graphical capabilities, Bolt aims to carve out a significant niche in the competitive GPU market.

A recent analysis shows that memory components now account for nearly two-thirds of the total cost of AI chip components, reflecting the growing importance of high-bandwidth memory (HBM) in AI workloads. As AI models become more memory-intensive, the cost share of memory has risen significantly, surpassing other components like compute logic and packaging.

オンデバイスAIの台頭により、電子製品はチップレベルから再設計される必要に迫られている。従来のCPUやGPUに代わり、AI処理に特化したNPUや専用アクセラレーターが重要になり、半導体アーキテクチャの変革が次のハードウェアの波を決定づける。あらゆる電子機器が、チップ層でのAI対応を避けて通れない時代が到来している。

欧州は半導体分野での戦略を見直し、新たな「CHIPS Act 2.0」を通じて技術的不可欠性の確保を目指している。域内での半導体設計・製造能力を強化し、サプライチェーンのレジリエンス向上と他地域への依存低減を図る取り組みが加速している。

MatXは大規模言語モデル（LLM）向けに設計された高スループットチップを開発している。同社のチップはAI推論とトレーニングの高速化を目指し、従来の半導体ソリューションと比較してコスト効率と性能の両面で優位性を提供する。

本講演では、半導体チップ設計を「下位層（トランジスタや論理ゲート）から上位層（アーキテクチャ全体）へ」積み上げる形で解説する。エンジニアのライナー・ポープが、設計の基礎から実際の製造プロセスまでを俯瞰し、低レベルな回路設計がどのように高性能なチップへと結実するのかを明らかにする。

本記事では、チップ設計の専門家Reiner Popeが、半導体設計をボトムアップの視点から解説。製造プロセスの基礎から、トランジスタレベルでの最適化、設計フロー全体にわたる課題と革新について深く掘り下げる。

本動画では、AI処理に特化した半導体チップ（AIチップ）の仕組みを解説する。従来のCPUとの違いや、機械学習の推論・学習を高速化するための並列計算アーキテクチャについて、視覚的にわかりやすく説明している。